微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > TSMC 0.18um库下16-bit的乘法器占用时间和面积分别是多少

TSMC 0.18um库下16-bit的乘法器占用时间和面积分别是多少

时间:10-02 整理:3721RD 点击:
求助
想问下在synopsys design compiler下TSMC 0.18um库下16-bit的乘法器占用时间和面积分别是多少,16-bit的2×1MUX呢?
请大虾帮助
谢谢

求助

继续阿道夫时间里啊介绍了解啊算

求助啊啊啊啊啊

求助啊啊啊啊

有这个时间不如自己在DC上跑一下。

兄弟,我没装DC

这要看你跑多快的速度或者是你是否采用流水线技术了?

求助啊啊啊啊

那个高手用DC,能留下联系方式不? 请教请教! 真想找个老师请教啊?搞一个礼拜还没头绪!俺qq
:37096052

我也想知道。

求助啊啊啊啊

ding.

180TSMC 一个FO4 在wc下大概。65ps,约等于两个nand2的delay
一个nand2的x1面积 大概...忘了,,好像6-9 um2中间的一个数,具体忘了。
一个mux2 大概3.5个nand2的面积,2个nand2的delay。所以大概130 ps delay,21-30 um2
一个full adder cin 到 cout的delay,大概2.5个nand2,大概  160 ps
16x16 fixed point multiplier 用csa的方式连接,最后用普通rca连接,关键路径上大概有16+16个full adder (垂直方向16个,水平方向上15-16个)这是最普通的设计。
就是32x160 ps,约等于5 ns.
面积的话,自己稍微一下就好了。

ding....

推荐你去下载某些工具的userguide来学习下,然后自己摸索下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top