微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 满足SOC振荡器的高精度要求的方法

满足SOC振荡器的高精度要求的方法

时间:10-02 整理:3721RD 点击:
各位同行:
    我现在着手的一款芯片需要满足提供给一个时钟引脚一个( 1 + 或者 - 5% )* 6.78MHZ的时钟,但是我的内部振荡器的频率无法提供如此高精度的时钟。有朋友推荐使用激光切割来提高内部振荡器的频率的精度,也有朋友推荐外加一个13.56MHZ的晶振,再用内部电路二分频。由于以上方法会明显增加芯片的应用成本,所以暂时不允考虑。有没有朋友对此有其它的见解,请赐教。

rc振荡器做到5%的精度很难吗
5%=多少ppm?你算过吗

rc振荡器做到5%的精度很难!lc振荡器做到5%的精度都很难;工艺偏差太大,需要一颗颗芯片trim

不好意思,这两天没有关注这帖。大概是59000ppm。
cnasic@163.com说的trim是指使用激光校准吗?
那有没有其它的办法可以达到这样的精度,比如使用什么样结构的振荡器可以满足这样的精度要求?

使用数字校正的方法 面积和功耗的代价都很小

可以使用数字的方法trim电容阵列。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top