微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 跨时钟域如何使ISE不“管”异步区亚稳态,只分析各自的时钟局域时序

跨时钟域如何使ISE不“管”异步区亚稳态,只分析各自的时钟局域时序

时间:10-02 整理:3721RD 点击:
因设计对跨时钟域可能的亚稳态不敏感,打算就用常用的“双触发器”来减小亚稳态传输概率。
跨时钟域,如何使ISE“不理会”跨时钟域可能的亚稳态现象,使ISE 只按各自时钟域的period约束来分析时序?

如果使用synplify综合,是有可能把两条路径设为false path的。

用Tig声明一下!

在约束文件里,TIG所有的跨时钟域信号

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top