微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DCM period时序约束,是否只对输入晶振频率约束就行了

DCM period时序约束,是否只对输入晶振频率约束就行了

时间:10-02 整理:3721RD 点击:
10M晶振输入,打算DCM倍频到150M跑,如何做period时序约束?
把period 设为100ns(对应10M)就行了吗?DCM出的150M是否系统自动约束?
par 时序统计报告,出的报告是按10M还是按150M的要求?

应该是可以自动约束的。呵呵。

只约束输入时钟就可以了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top