微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用altera的片子很久了,一直有个疑问

用altera的片子很久了,一直有个疑问

时间:10-02 整理:3721RD 点击:
用altera的片子很久了,一直有个疑问
关于逻辑分析仪的,有的信号输出不正常,在外部用示波器看。但是加到signaltap后 就正常了。还有的时候。输出结果不对。把某个信号加到stp后,整个时序都满足了,结果也正确了,一直很费解。我知道加入节点 可以加大延时,某种程度上有时候可以加大了slack

请进行完整的时序分析,多谢。

出现这种情况,就是因为你的timing constrain设置的有问题

同意三楼

3楼正解   anyway, I don't believe in stp because it sometimes gives diffrent waves upon similiar conditions.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top