32位加法器 用hdl描述还是用ipcore 的加法器好（速度和面积）

这个问题有意思吗
加法器ipcore不是人用hdl描述的吗

ise 有几个加法器IP core 实现，生成时可选。
这些core是专门实现，应该是用门级描述的。
我是想了解这些加法core的性能和用HDL直接"c<=a+b"这种行为级描述相比性能如何。

其实你如果能深入到器件查找表，寄存器结构的程度，还是自己写比较好，这样无论速度还是面积都不错的，不错也就失去了可移植性；不然还是用普通的hdl来写。
ipcore应该可以针对每个器件特别优化，但是估计换了器件也要重做，道理是一样的。

用IP核在速度上很优，但是占用的资源多，最好还是自己写，然后进行相应的时序约束

一般IP都是最优化的HDL，如果没有提供了面积和速度选项，则折中处理