微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问DC综合时一般会复用么?

请问DC综合时一般会复用么?

时间:10-02 整理:3721RD 点击:
比如一个状态机的两个状态中都有一个16位乘法,然后rtl中直接写“*”,DC综合时应该会自动生成乘法器,那么这两个乘法会复用一个乘法器还是会生成两个乘法器?谢谢

你可以试试嘛
不放心的话,把乘法的结果定义成wire或者reg不就肯定保险了。

一般会复用的是instance,如果你不想被复用
输入一uniquely 命令,好像是

我也是初学者,原来试过这样写,发现:
如果状态机两个状态里分别写*,综合出的就是两个乘法器;
如果状态机分别给同一个乘法器always块的输入赋值,综合的就是一个复用的乘法器。
不知道分析的对不对,还望指教

要复用同一个乘法器的输入和输出才行

楼上正解,一语中的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top