带PAD综合后，做仿真为什么时钟pad没有输出？
时间：10-02
整理：3721RD
点击：
65nm的库，时钟直接从pad输入，用的是普通的IOpad，综合后+SDF仿真，时钟pad没有时钟输出，其他的输入正常，求教原因，谢谢！
综合的时候，creat_clock直接加载时钟Pad上的
看你的pad选对没有，是输出，输入还是双向pad，再看看pad的电平特性，比如i/o名是不是对的
应该没问题的，RTL加PAD仿过的，没问题，就是用的普通输入pad，但是综合后就时钟信号传不过去，其他输入信号都能过去
改哈你的综合后的sdc文件，定义里面的时钟的管脚，从pad到clk
改综合后的sdc文件干嘛?仿真也不用这个，不是做PT，是综合后的网表+sdf仿真
是不是clock的load太重，综合工具给优化了，看看SDF里pad内部是不是有个很大的delay, clock是要设置dont_touch或者ideal_network的吧。
creat_clock之后，这些属性应该是默认的吧