微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 菜鸟问个基础的问题,modelsim中如何显示$monitor的信息

菜鸟问个基础的问题,modelsim中如何显示$monitor的信息

时间:10-02 整理:3721RD 点击:
描述和激励在一个模块中,编译没问题。编译完了怎么看到monitor监测到的信息?比如下面的程序。
module binarytosegsim;
  wire eseg,p1,p2,p3,p4;
  reg A,B,C,D;
  
  nand #1
     g1(p1,C,~D),
     g2(p2,A,B),
     g3(p3,~B,~D),
     g4(p4,A,C),
     g5(eseg,p1,p2,p3,p4);
     
initial
begin
   $monitor($time,,,,,"A=%b,B=%b,C=%b,D=%b,eseg=%b",
                     A,B,C,D,eseg);
   #10 A=0;B=0;C=0;D=0;
   #10 D=1;
   #10 C=1;D=0;
   #10 $finish;
end
endmodule

高手可别不屑回答啊,小弟真心请教。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top