微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE中时钟时能信号怎么进行多周期约束

ISE中时钟时能信号怎么进行多周期约束

时间:10-02 整理:3721RD 点击:
今天在altera官网上看到对时钟时能信号进行的多周期约束,网址:
http://www.altera.com.cn/support/examples/timequest/exm-tq-clock-enable.html#figure1
ISE的UCF中不知道有没有类似的约束,请知道的大哥告知一下

没有人知道吗?求大侠告知啊...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top