微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Spantan6 DDR3

Spantan6 DDR3

时间:10-02 整理:3721RD 点击:
在用MIG生成Spantan6 的DDR3控制器C5、C1、C3、C4时,如何把C5和C1当成一个控制器来用?谢谢各位了。

自己顶

xilinx网上有一个例子。比较简单。合并起来就可以。但是要注意MCB的FIFO空满控制。在左右两侧的MCB合并用的话,可能会有速度限制。因为两个EMPTY信号要ROUTING到中心后再回到MCB。

楼上说的没错,我刚搞完,确实速度可能上不去。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top