使用Catapult实现C到verilog的转换时需要注意哪些问题

时间：10-02 整理：3721RD 点击：

最近刚刚开始进入使用catapult的使用和设计阶段，对于这个过程中遇到的问题跟大家分享和讨论
1.首先在catapult的C设计中要在主程序前加#pragma design top以示这是顶层文件
2.void main（端口定义）需要对输入输出端口进行定义，但无需定义成输入输出端口，系统会自动识别
定义的时候需要调用catapult软件里的库文件ac_int.h，所以也要添加#include “ac_int.h”
3.无需添加状态机，在之后的综合过程系统会自动添加。

Thanks for your sharing！

谢谢小编分享心得，我最近也在弄这个的

多谢小编，能否制作一个详细的教程

从systemc怎么变成Verilog啊

C to verilog 效果能好吗?

没有试过，不知道对于比较大的resource效果怎么样?

看文档看得晕晕的

lz可以做个教学文档了...

着个怎么学习

上一篇：求quartusII中锁存器的用法？！
下一篇：xilinx ML505 开发板上的以太网调试请教

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类