微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 这个问题怎么解决啊?

这个问题怎么解决啊?

时间:10-02 整理:3721RD 点击:
我编好了一段代码 封装后想在顶层设计图中调出 出现这么一句话
Can't insert Symbol into Block Design File filename because the Symbol represents the current Block Design File
请问下各位 这个问题要怎么解决啊?谢谢了

你要加入模块的文件名字是不是和你插入的模块名字一样?

如上   两个名字不能一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top