微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > modelsim可否像软件一样只编译修改过的源文件?

modelsim可否像软件一样只编译修改过的源文件?

时间:10-02 整理:3721RD 点击:
RT
工程比较大,源文件比较多。每次用脚本全部编译的话,很麻烦。
求教,是否有脚本可以只编译最近修改过的源文件?类似于软件的增量编译。

可以做一个makefile。



    vlog -incr ./src/*.v 增量编译

可以写makefile

    正解。好用多谢!
得寸进尺一下。可否有某个参数会自动递归src下子文件夹内的*.v呢?

直接指定那个文件就可以啊



    我只是举例,你可以看帮助文档,看vlog命令



    vlog -f filelist.f 文件列表文件,自己写

呵呵,当初忘记写我最后的结论了。
多谢各位出主意。
vlog -work work  -incr  ../src/*/*.v

做一个makefile kb

高人很多啊,vlog -f fielist.f 学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top