微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog关于系统函数 display 问题

verilog关于系统函数 display 问题

时间:10-02 整理:3721RD 点击:
$width(posedge A,time);
$hold();
$setup();
类似这种check 函数.
check 的result 再哪里可以看到. 我用的是vcs. 谢谢.
modsim 可以看到result.可是vcs 看不到。请问如何$display. 怎么看check的结果。谢谢。

个人感觉应该会在命令窗口显示吧 用display是可以显示的


能否说具体点. 什么任务窗口.谢谢!

check结果有违例的话会报warning的啊。不违例的话就不用关心了。



   你是用的DVE吧?如果带界面的话,和modelsim应该是一样的啊

log就有,如果有violation,就会显示


vcs + verdi . 我再试试吧.反正感觉没有result.



    这些语法和芯片设计没有任何关系 不用太深究了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top