微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog 前面的点

verilog 前面的点

时间:10-02 整理:3721RD 点击:
· vin_f(ch0_f)前面这个点的实际意义是什么?

这个是不是调用某个模块时候的例化名?

表示某个模块内部的意思

。这是实例化的格式。

实例化的句法,就是这么定义的。建议看一下verilog的书籍。

固定的语法,

这是指将模块内部的vin_f端口连接到当前模块的ch0_f 连线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top