Synplify中Disable I/O Insertion的问题

时间：10-02 整理：3721RD 点击：

请问Synplify的Disable I/O Insertion选项怎么用?有一个模块在Synplify中不选中Disable I/O Insertion项
可以正常综合，现在想将该模块的管脚处设置成不添加
buffer，做成一个黑盒，但是在Synplify中选中Disable I/O Insertion，
Synplify综合总会有error存在。我用的是9.6.1

错误提示信息是：Internal Error in m_xilinx.exe

上一篇：Altera的Quartus II 软件12.0 出来了
下一篇：modelsim se 6.5打开时出现错误

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器