请问存储器和寄存器有什么区别？用verilog分别怎么实现？
时间：10-02
整理：3721RD
点击：
请问存储器和寄存器有什么区别?用verilog分别怎么实现?
reg [7:0]mem[7:0] //8*8存储器//
reg[7:0] data_out; //8位寄存器//
8*8存储器存储器应该这样定义吧?
reg [7:0]mem[0:7]
谢谢啊，但是我没怎么明白两者在实际电路中的作用的区别?