关于Altera DDR2 controller with uniphy的生成

时间：10-02 整理：3721RD 点击：

我现在想用quatusII生成altera DDR2 controller with uniphy，然后用synplify综合；
我在网上查到资料说，在综合的过程中只要用到一个xx_bb.v文件，是一个black box，但我却找不到这个文件，请问大家遇到过这样问题吗?
DDR2 controller with ALTMEMPHY 是可以生成这个文件的

没有用，去掉

上一篇：ISE报错，求指教
下一篇：DW_mult_uns 是不是designware里的乘法ip呀？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器