微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教quartus设置pin的问题

请教quartus设置pin的问题

时间:10-02 整理:3721RD 点击:
Altera的quartus II,请教各位达人有关PIN Assignment的问题。设计的TOP IO里包括一组差分输入信号in_p、in_n。我在assignment里分别指定了这两个信号到两个互补的PIN上。但是IO Assignment Analysis时报错,认为in_n的端口已经被in_p(n)占用了。
我的理解是软件在处理in_p时把这个信号拆成了in_p(p)和in_p(n)两个信号了。不知我的理解是否正确,我应该怎么解决这个问题。

对于quartus的差分对你只要约束好P就行了,N系统能自动识别的,不需要约束。


是说 我只要指定in_p就行吧?in_n就不用管了?



    是的,因为你已经指写P的LVDS了,好就自动地把相应的N也占用了,不用在约束文件里再单独申明N了。
自然,P是要申明的,并且类型为LVDS也要申明的。

一般只要p就可以了
ddr有几个要特殊处理。
(引脚的点评类型需要预先指定)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top