求教：多个异步时钟切换的问题

在线等

是3个时钟本身切换，而不是3个时钟域的信息切换，是吗?

http://www.eetop.cn/bbs/viewthread.php?tid=166720&pid=2441295&page=1&extra=
再开一组D触发器就OK了啊

谢谢各位了^_^
已经解决了^_^用了个FSM

怎么解决的啊?小编分享一下晒

建议小编分享一下

小编分享一下吧，我在这里搜了一篇论文是关于时钟切换的，但是没有什么FSM,但是我的代码里有FSM，希望小编分享一下，谢谢

可以使用FPGA内部的两个BUFGMUX，具有消除毛刺的作用，很好用哦

只要遵循思路：当其他clock的输出都处在0（或1）状态的时候，再切换到目标clock就可以了。
完全可以自己设计的

最笨的办法是分别做Gating再“或”一下。

小编不分享，但我有个方法可以和大家分享，就是常用的门控时钟电路，AND门，另外在gating logic与and门之间添加一个D触发器，需要注意的是，有CLOCK 至AND门一端的延时需要低于由CLOCK 经AND门至AND门另一端的延时。