微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE12.4 implement错误

ISE12.4 implement错误

时间:10-02 整理:3721RD 点击:
文件用到了fifo,implenment的时候出现如下错误:
NgdBuild:604 - logical block 'fifo_dvi' with type 'fifo_dvi' could not be
   resolved. A pin name misspelling can cause this, a missing edif or ngc file,
   case mismatch between the block name and the edif or ngc file name, or the
   misspelling of a type name. Symbol 'fifo_dvi' is not supported in target
   'virtex5'.
请问该如何解决?

你把fifo_dvi生成这个IP的目录下找到一个fifo_dvi.ngc的文件,放在ISE工程目录下,再跑就OK了。

谢谢!问题已经解决。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top