微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx fir ip core截位问题

xilinx fir ip core截位问题

时间:10-02 整理:3721RD 点击:
请教各位,在使用xilinx fir的ip core时,输入数据是16位有符号数,系数也是16位的有符号数,输出有的时候是32位,有的时候是33位,甚至更多,要想输出数据不放大不缩小,具体要截取几位,有什么规律没有?谢谢大家!

肯定是按你数据的最大位截取啊,数据位数小的,就相当于是前面补0了啊。这样数据格式不是统一了么。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top