封装VQ100中的trdy和irdy为什么要单独列出来

时间：10-02 整理：3721RD 点击：

封装VQ100中的trdy和irdy是什么意思?在xilinx官网上搜索基本都是跟PCI有关的。如果只是PCI的请求和应答信号的话，为什么要单独写出来。PCI的端口有什么特别之处么?在封装上专门针对某一接口标准而列出端口名除了跟加载有关的外就只有个时钟信号CLK了吧。TRDY和IRDY的要求也像时钟信号一样严，有那么重要么?

上一篇：杰同信息技术(上海)有限公司怎么样？
下一篇：modelsim问题：在rom里直接把程序写进去了

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器