微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 不稳定状态的出现

不稳定状态的出现

时间:10-02 整理:3721RD 点击:
大家好:
我在做功能仿真时,只仿真FIR这个模块时,出来的数据时正确的。当把这个模块放到整个工程里进行仿真时,从中间变量来查看这个结果时,前面二十多个数据时不稳定的状态。这是什么原因呢?

正常啊,你把前面那些数据不管就可以了,进行数据比对时是不管这点差错的。
因为单元仿真时,你的最开始的值是自己设定好的,已知的, 而整体仿真时,此级FIR的输入是上一级的输出,开始的数据与你设定的不一样,甚至还会有随机情况发生,不用CARE。

这个不用管,刚开始有不定态也不能说是错
你检查下你的初始化
数据输入有没有不定态



   谢谢你的回答。上个模块的输出是确定的,只有在复位前是未知状态(我用的是同步复位),有影响么?同时我把这两个模块单独拿出来仿真,也没有不定状态出现啊,这就不明白了啊


谢谢~数据输入没有不定态的


我指的开始输入的数据,d0,d1,d2,d3,d4等,这些也完全一致吗?你都拉出来看看,包括第一个数据相加时是与哪个参数对齐的,开始的SUM是多少等。
你想查清楚的话自然可以, 我以前看到类似问题直接PASS

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top