（HELP）DDR DDR2问题
DDR2是4BIT预读取
这个是DDR2比DDR快的原因，但是不怎么理解啊，4bit预读取是怎么样的? 是不是他的位宽比ddr宽还是怎么样啊?
如果是DDR DQS上升沿能采样8bit数据 那么DDR2呢?
请大侠帮忙解答一下 谢谢了！
DDR2比DDR1快是因为DDR接口时钟频率变快了，DDR1最多只有200MHZ，也就是DDR400，而DDR2最多可以达到400MHZ也就是DDR2 800。
因为DRAM存储器核心频率是很难提高的，自从SDRAM开始，到现在的DDR3，内核频率最高也就是200MHZ，为了跟DDR的接口速度匹配，
可以把内核的数据位宽扩大，比如说16bit的DDR2-800器件，总线的传输速度为800X16BIT，对应到200M内核频率那就是200X16BITX4，
所谓的四倍预取就是说内部数据总线位宽是接口的四倍。
的撒旦法撒旦法
谢谢 :handshake
这是骗人的。主要是DRAM内部就那么快了，很难提高，于是就一次读取多点数据，提高接口速度，另外，为了到达400MHz, 增加了接口的电气特性，如ck变成了差分信号
一样的
学习中ＩＮＧ！１１１１
1# zhouyd_0902
假设ddr和ddr2的内核频率一样，
不同的是，
ddr每次往一个buffer里写2个bit，接口以2倍于内核的频率把这个两个bit串行取走
ddr2每次往这个buffer里写4个bit，接口以4倍于内核的频率把这个4个bit串行取走
关键还是频率提高了。其实要是对DDR2和DDR做纯随机读取，每次只读一个接口位宽，速度谁更快还不一定，因为DDR2的CAS值高，DDR3就更高了。
我顶你----------
学习了
俺曾经有个猜测：
从DDR到DDR2到DDR3，Latency的值从来没有怎么变过（频率提高一倍后CAS周期数也提高一倍，延时按ns计无变化），可以猜想DRAM内核速度无变化。
但随着工艺进步，基本逻辑单元（比如MUX）的速度在不断变快。这样就可以内部用慢速同时操作2/4/8个DRAM内核，在出口处MUX一下，就变成了DDR/DDR2/DDR3。
俺去年曾经跟美光的工程师交流过这个想法，但被耻笑了。
关键还是频率提高了。其实要是对DDR2和DDR做纯随机读取，每次只读一个接口位宽，速度谁更快还不一定，因为DDR2的CAS值高，DDR3就更高了。
我感觉的变化大部分也是借口频率，另外就是接口电平低了。实际的每次tRC没有太大变化。