微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ecc加速设计

ecc加速设计

时间:10-02 整理:3721RD 点击:
请问下,本人现在做5域ecc设计,大概现在想做到5-6个cycle就可以完成纠错,越快越好
但是解码求解错误位置多项式那里难度有点大,不知道哪位能给点意见谢谢了
留给求解错误位置多项式的时间不多,请大神们指点下,有什么好的建议~谢谢各位~

时钟慢的话,一拍可以做很多逻辑。
时钟快,那只能做流水了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top