请教高频在DC中怎样设置时序
时间：10-02
整理：3721RD
点击：
采用0.13um工艺，200MHz，在DC中create_clock 就是5ns周期，这样set_input_delay和set_output_delay就只能在5ns以下，DC综合出来好多时序违反呀，有高手知道这该怎么设置吗?
有人知道吗?