微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 弱问:verilog中这个是什么意思

弱问:verilog中这个是什么意思

时间:10-02 整理:3721RD 点击:
{1{1'b1}}

这个写法意义不大。给你个其他的例子:
{4{1'b1}}     ==> 4'b1111
这下好理解了吧。

楼上正解。

是啊 ,一般不这样写,

看个人习惯了

2楼正解



    多谢哈

楼上正解

2楼正解,搞了这么多代码,没看有人用这个的,

原来如此,长见识了

这个{}用好了,还是很有好处的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top