关于时序相位移动九十度的一个问题
时间：10-02
整理：3721RD
点击：
关于时序相位移动九十度的一个问题
以下是时序约束的一个例子，有个地方不理解，对系统时钟clk_sys进行相位移动90度，有意义吗?一般不是两路信号之间相位才有意义吗.
Example 7–6 shows how to create a 10 ns clock with a 50% duty cycle that is
phase shifted by 90 degrees applied to port clk_sys.
Example 7–6. 100MHz Shifted by 90 Degrees Clock Creation
create_clock -period 10 -waveform { 2.5 7.5 } [get_ports clk_sys]
望，各位指导一下
以下是时序约束的一个例子，有个地方不理解，对系统时钟clk_sys进行相位移动90度，有意义吗?一般不是两路信号之间相位才有意义吗.
Example 7–6 shows how to create a 10 ns clock with a 50% duty cycle that is
phase shifted by 90 degrees applied to port clk_sys.
Example 7–6. 100MHz Shifted by 90 Degrees Clock Creation
create_clock -period 10 -waveform { 2.5 7.5 } [get_ports clk_sys]
望，各位指导一下
某些时候有意义的.
比如DDR时钟移相,DLL之类的应用
做数据对齐，数据同步。
相移是为了产生另一个具有延时信息的时钟吧
这样方便在这个时钟的edge 进行数据采样
如果有存在相位关系的两路输入时钟，在时序约束中就可以设成-waveform { 0 5 }和-waveform { 2.5 7.5 }，这是这段话的本意。