微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > MMCM 的LOCKED信号是啥意思

MMCM 的LOCKED信号是啥意思

时间:10-02 整理:3721RD 点击:
module clk_wiz_v3_2
(// Clock in ports
  input         CLK_IN1,
  // Clock out ports
  output        CLK_OUT1,
  // Status and control signals
  input         RESET,
  output        LOCKED
);
如上,locked这是什么东东?有什么用?
先谢过各位大神了。

表明里面的PLL已经锁住,如果locked是0,所有的输出时钟都不稳定。可以用这个信号作全局reset.

上一篇:检测不到硬件
下一篇:等效采样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top