微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > chipscope 问题

chipscope 问题

时间:10-02 整理:3721RD 点击:
给位 为什么我用chipscope每次都是waiting for core to be armed,slow or stopped clock 就是不出波形 谁能帮忙指点一下另外一点 请问用chipscope前需要先进行管脚分配吗?
感谢

当然,没有管脚分配哪来的时钟,没有时钟怎么抓波形

当然,没有管脚分配哪来的时钟,没有时钟怎么抓波形



   感谢



   thx!

没有时钟啊。或者说是trigger信号条件不满足。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top