微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合的大量的.V文件,如何处理?谢谢

DC综合的大量的.V文件,如何处理?谢谢

时间:10-02 整理:3721RD 点击:
DC综合的大量的.V文件,如何处理?谢谢

tcl脚本不行么?

你用一个顶层,调用其他需要用到的文件里面的模块,综合的时候在DC总加入顶层模块名字就可以不用管其他的.v文件了。

会写脚本?

建立filelist文件.如xxxx.lst
然后
set source_files [sh cat xxxx.lst]
analyze -format verilog -lib work ${source_files}

各个模块之间有逻辑关系的吧,本来就是可以写在一个文件里的,分开写一样

十分感谢各位不吝赐教

你可以用 find ./src -name "*.v"产生一个列表,然后用awk产生tcl文件
比如:
find . -name "*.v" |awk '{print "read_verilog "$0}' > readfile.tcl
这个命令会在当前目录"."下查找所有.v结尾的文件,并生成一个读取verilog的tcl文件,这样你就能在你的综合脚本里面调用了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top