微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 频率的问题

频率的问题

时间:10-02 整理:3721RD 点击:
各位兄弟姐妹们,童鞋们,小弟请教一个问题啊。如果我的FPGA开发板频率是50Mhz,设计的电路通过FPGA的综合工具综合后的频率是100Mhz,这两个频率有什么联系没有?我下载到开发板中后,电路的频率是100Mhz还是50Mhz?

综合后的工作频率100MHz,是指该电路可以综合要求的频率达到100MHz。但是你应该看布局布线后,根据你的约束文件中的时序约束,产生的时序分析中提出的电路工作频率,才是你下载到开发板中的实际工作频率。
不知道说清楚没有。一句话:布局布线后,时序分析完成,提供的工作频率才是你实际工作频率



    谢谢了,假如如果布局布线后电路的频率是100Mhz,而FPGA开发板上固有的频率是50Mhz,下载后那么电路是按照多少频率?这两频率有什么关系?
    是不是,FPGA的频率通过倍频后,达到电路的频率?



    如果你的输入时钟是50MHz,内部没有经过倍频模块,例如PLL,DCM之类的,那么你的FPGA实际运行时钟当然是50MHz了。
  至于你在综合的时候,设置成100MHz,这个只是一个综合目标,也就是你告诉软件,你的目标频率是100MHz,那你就要给我好好的布线,要让它跑到100MHz。但实际上,你是不是用100Mhz是你自己的事,这只是涉及到一些布局布线的优化的问题。
  关于如何设置这个综合目标频率,需要了解一些FPGA综合的东西,这里也不能随便给你说到底怎么设置这个目标频率。让高手来给你说明吧。



    谢谢小编了。

3楼的说的非常正确

100M相当于综合的一个约束条件,综合过了,说明你的电路可以在个频率下运行,如果再想要100M的输入,那就跟fpga的50M的晶振关联上了,按照小编所说的,用里面只带的PLL或者DCM倍频输出就可以了!



    谢了,明白了。

yeah....

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top