微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 有符号数加法器

有符号数加法器

时间:10-02 整理:3721RD 点击:
两个8bit有符号数相加,输出8bit,保证不溢出,没误差,如何搞

sum[8:0] = {a[7], a[7:0]} + {b[7], b[7:0]};

学习了。佩服

8 位加8位,如果符号一样,肯定会溢出,



   不知道这个问题是何意?
输入输出都为8bit,想不溢出都难。

溢出是会有,但如何做溢出保护
才能使精度最高



   能说详细点么,整数加法的溢出保护以及精度问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top