微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何知道综合后的netlist质量好坏

如何知道综合后的netlist质量好坏

时间:10-02 整理:3721RD 点击:
如何知道综合后的netlist质量好坏

看QoR的报告吧



    这是什么?

感谢小编的 分享啊!

查看综合后的报告:
1.资源使用情况。在满足要求的情况下,使用的资源越少,说明设计的技巧性越好。
2.时序是否达到要求。在满足时序的情况下,能跑的速度越快,说明设计的技巧性越好。
3.如果需要考虑功耗,还需要单独对功耗进行查看;

讨论一下!

1.务必把综合的log文件看一边,其中的warning/error都要清干净
2.在1的基础上,把时序报告、利用率等好好看一遍,确认和你的设计思路相同
3.仔细定义ucf文件,并对照时序报告。



   没有必要将warning完全清除吧,有些warning是没有关系的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top