Sigma-delta 与CIC数据处理问题

各位好：
在我的设计中，sigma-delta采用一位量化，比较器输出为±1，比较器后面接的是FPGA实现的CIC滤波器，但FPGA中处理的数据是１和０.
那我是不是应该将比较器的输出±１，当做两位的数据输入，+１当做０１，-１当做１１　　?
还有。系统级设计中　　滤波器的通带纹波、祖带纹波怎么确定?　　
谢谢了。
PS   各位有没有例子共小弟参考?孤军奋战，也不知道自己做的对不对。

可以用补码的形式表示。 CIC FILTER要看你的降采样系数是多少了。一般用比SIGMA-DELTA 调制器阶数多一级就可以较好实现抽取。一般CIC FILTER后再加一级 FIR 补偿滤波器，可以减少CIC在通带的衰减。

    你可以这样想，1比特量化，比较器输出是-1和1，这在前级只是表示当前值比量化台阶小还是大，是逻辑意义而不是纯数学意义。所以对于1比特量化你将主需要做下电平转换，当成0,1来用就好了，神马是1比特量化，逻辑上就是0,1。
  对于降采样系统，通行的做法是做两级，一级半带滤波，一级cic，至于滤波器参数选择，主要根据你的系统设计目标，信噪比和降采样级数，信噪比决定你的通带文波和阻带衰减，滤波器级数分配决定你如何分配合理的过渡带。

    谢谢你的回答。
那我在系统设计滤波器中，我是直接将CIC接在比较器后面的。在系统设计里面，ＣＩＣ里面的算法是将１和－１进行叠加然后降采样滤波的，用ｓｃｏｐｅ观察波形和原模拟信号输入一致——仅仅是幅值一致，频率还要后续的半带滤波降采样才能一致。
如果我把－１当成０.那在ＣＩＣ中，算出的数据就和原模拟信号　幅值不一致了。
（不知道是不是我的系统仿真里面有错?不过按理说，输出＋１　和　－１是逻辑上的变化，不是数学上的意义，但经过ＣＩＣ后怎么又会恢复成原来的模拟信号呢?）我Ｑ７３４４９７５８１　

    178439927我QQ···一起讨论··我也在搞这个哈！你QQ加不了啊！

    兄弟···我也是遇到这个问题啊，你QQ加不了啊！