DC综合时的问题--模块内有状态机

时间：10-02 整理：3721RD 点击：

在用DC做综合时如果一个模块中有状态机，需不需要在脚本中加入什么特殊的说明，如果要需要加什么指令呢。
我在做综合时没加，得出网表文件用modelsim跑时那个模块总出问题，一进状态机状态就直接变不定态了，状态机并不复杂就一层。
我已经用formality比较过了rtl代码和生成的网表文件没什么问题。
这问题该怎么解决

rtl代码已经跑过了，行为级上没问题。

多半是时序问题吧

上一篇：wrapper file是啥意思
下一篇：关于HDCP协议实现的疑问

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器