微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 计数器的问题,请教各位大贤

计数器的问题,请教各位大贤

时间:10-02 整理:3721RD 点击:
大家好!
我现在要检测一组数据流d(是sigma-delta 调制器的输出)。如果检测到d持续32个时钟周期都为高,或者都为低,那么产生一个时钟的脉冲信号,来控制某个复位开关。
请问这样的电路怎么做呢?用手搭,不是verilogHDL代码哦。
谢谢了!

代码写就可以了,注意使能信号和时钟的相位关系


现在不会写代码,写了也没有工具综合。所以要用电路搭建。



我试试看啊。



    这就是一个带异步使能的计数器而已,也可以认为异步复位的计数器,手动搭建也不难
    同步型、异步型都可以,一般手动搭建的话,异步的好,省面积

第一个寄存器Q0=D, 第二个寄存器的D=D&&Q0,以此类推,最后第32个寄存器的D=D&&Q30;
所有寄存器的时钟相同,用时钟下降沿采集Q31的高电平作为寄存器1~30的异步复位。
大概思路就这样,具体看波形和实际情况。


非常感谢,我试试看!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top