入门遇难！~
时间：10-02
整理：3721RD
点击：
尝试在QUARTUS II 上写一个TIMESCALE
代码如下：
`timescale 100ns/10ns
module delay(din,dout);
input din;
output reg dout;
always @(din)
begin
#1 dout<=din;
end
endmodule
编译通过，用QUARTUS自带的仿真工具，结果波形 DOUT只比DIN慢了大约10ns、在我理解应该是输出比输入慢100ns，（我知道这段代码不可综合，但是可以仿真）求解答、在线等
代码如下：
`timescale 100ns/10ns
module delay(din,dout);
input din;
output reg dout;
always @(din)
begin
#1 dout<=din;
end
endmodule
编译通过，用QUARTUS自带的仿真工具，结果波形 DOUT只比DIN慢了大约10ns、在我理解应该是输出比输入慢100ns，（我知道这段代码不可综合，但是可以仿真）求解答、在线等
求高手帮忙，在线等
是我没描述清晰还是大家都下班挤公交去了?
下班时间关注的人少，等等吧
嗯，继续在线等，谢谢哈
你的testbench是不是还定义了一个timescale ，精度设置与你的设计里面的不一致? 如果有两个或多个，按照最小精度来计算延时。
我注意到你这里写的“大约10ns”，如果是timescale有问题的话，那就应该是精确的10ns，为什么是大约呢?
建议你检查一下，你做的是不是布局布线后仿真。quatus往往在后仿上会加上实际器件的延时。
如果是后方，那么延时10ns，这个10ns是真实器件延迟，和你写#1还是#2都无关的。
大侠！~我对QUARTUS这个软件也是才学的，但是可以理解你的意思，布局布线后再仿真那么效果就相当于综合后的仿真，也就是会有布局布线的延时（小于10NS）但是代码中的延时不做处理、
那么我刚才进行了功能仿真，结果时序图 输入 输出是一样的、
我想问一下，如果要看到我那段代码的效果，用QUARTUS 自带的仿真可以实现?还是必须下载一个MODELSIM?
你说的应该就是MODELSIM、算了下载一个研究一下，QUARTUS 自带的仿真太弱了、感谢你的帮助