请教：用VCS-MX仿真VHDL代码 关于自定义库的问题

我在用VCS-MX仿真VHDL代码，模块中带有自定义的库设计，第一步分析已经通过，但是第二部综合编译一直没通过 应该是我敲的命令的问题 看ug上的使用说明是vcs [libname.] <top modulle_or_entity_or_config> [compile opts] 各路大侠有没这方面的经验 具体命令该怎么输入 可以举个例子说明一下么?不甚感激 坐等答案