微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于DesignWare的IP核调用

关于DesignWare的IP核调用

时间:10-02 整理:3721RD 点击:
本菜鸟尝试调用synopsys的DesignWare里的DW02_mult_3_stage直接元件例化作256bit的乘法,结果综合出来延时很大;看关键路径上的器件和filename里貌似没有这个三级流水线的模块名(DW02_mult_3_stage),估计是没有调用上这个模块。请问诸位大神有的IP核需要license吗?如果要直接调用DW02_mult_3_stage,是直接元件例化吗?

你先要确定你是否正确例化了 DW02_mult_3_stage这个模块。看看log吧。有没有说这个模块没有找到。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top