微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问关于加入流水后的功耗变化

问关于加入流水后的功耗变化

时间:10-02 整理:3721RD 点击:
请问同一个设计,加入流水之后的功耗是不是增加的?在一本书上看到加入流水之后功耗竟然减小了,很奇怪,不知大侠们怎么理解。书中是假设加入流水前后的Tpd没有变,而加入流水之后电压变小了,所以功耗变小了。电压怎么会变小呢!?是不是分析的太理论了?同时也想请问实际应用当中是否有此经验的人讲述一下插入流水之后的功耗变化?

流水后,频率可以降下来,自然也可以降低电压


这个应该是降低了开关频率吧,为什么是降低了电压呢?电压不是工艺相关的?只要工艺确定了电压还能变吗?

时钟频率可以降低的,同样的工艺,电压也是可以变化的,比如3.3V, 1.8V

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top