微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问generated clock需要和source clock设置false_path吗?

请问generated clock需要和source clock设置false_path吗?

时间:10-02 整理:3721RD 点击:
请教分频后的generated clock需要和source clock设置false_path吗,多个generated clock之间是否需要设置?多谢

create_generated_clock对generated clock加约束,并指明与source clock的频率相位关系。这样综合出来的两个时钟还是作为同步时钟处理的,也即两个时钟的信号可以直接通信

    多谢,明白了

设generate clock后,从合成的角度来看,的确与source clock有相位关系;但从设计的角度来看,不一定非要和source clock有相位关系。当然通常是有,不然没有必要下generate clock。
所以下不下false path是回到设计来看,而不是看合成的constraint,假设这个constraint是别人写的,而且不幸的是他写错了,你不是也跟着错?
还是要看设计的要求,source glock和generate clock之间有没有直接的数据传递。如果有直接的数据传递(且没有synchronization),就不能下false path。如果没有直接的数据传递,或有直接的数据传递,并做了synchronization,则可以下false path。

    讲的很好,谢了

4楼讲得好。
false_path这个命令你想设就设,不过一定要分析一下目标路径在实际的功能中是否为falsepath。
如果确认falsepath,加了这个约束对timing fix, cellsize都由好处--强调一下, timingexception要想清楚。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top