微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用数字方法自己产生时钟的时序问题

用数字方法自己产生时钟的时序问题

时间:10-02 整理:3721RD 点击:
自己产生的一个时钟,时钟周期不是非常精确,这样对时序会造成影响。给小弟提点意见,如何来避免

如果不依靠外部时钟,仅用芯片内部逻辑资源,利用器件延时的方式来产生时钟
由于延时的不确定性(温度/湿度或其他外界因素影响),就会导致时钟周期不稳定的

就算是自己产生一个时钟,
也要用系统时钟作为源,才能比较稳定的,

不过你到底是要产生什么时钟?分频一般都是比教准的,倍频也还好,延时的方法不可取



    我就是想用延时产生时钟,是不是没有实际的应用意义哦。有没有什么方法加以改善



    那是不是意味着在用它做时钟时会很容易出现亚稳态等情况

延时非常难做到“准”,所以不可取

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top