modelsim进行后仿真时的timescale的问题

不会的

但是不好

嗯，一般设计代码还是不要加上时间信息比较好。一切都由testbench来控制会更好一些。

   标准单元库里也是有timescale的

是需要加的，要不然modelsim会报一个警告，不加也不要紧，但是最好还是加上！

    我只是针对一般设计而言，要是一定要模拟实际情况，那自然需要加入的。

需要加，如果有不同的timescale，波形不对！这个问题是不同的timescale是否可行，而不是是否可以不加。

一般以最小的为准

只要你自己知道那个区域用什么timescales

个人觉得有影响，有时候会出现错误的结果

对书中和网上疯狂转载的一段话进行修正：
“一个设计中的多个模块带有滋生的`timescale指令，模拟器总是定位在所有模块的最小延时精度上。”
这里所有的模块，指的是跟某一子模块相比较，并采用二者之间的最小精度，对于多个并行子模块而言，他们是不会互相干扰对方精度的。