微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Cyclone III EP3C16遇到一个奇怪问题!

Cyclone III EP3C16遇到一个奇怪问题!

时间:10-02 整理:3721RD 点击:
我在Cyclone III EP3C16板上遇到一个奇怪问题,我有一个16位的数据输出,本来设计是从Bank2的引脚输出,可是这样我的数据输出就会错乱,同样我把它从另一组数据(Bank5)输出,数据就输出正常!太奇怪了,不知道什么方面会影响到它!

给点猜测、提示啊!

太笼统了啊

什么叫错乱?怎么错乱?外部怎么抓的数据?用的哪个时钟?用signal tap抓一下数据,再对比输出的结果就能发现错误.多半是外部抓取数据的问题.

就是用SignalTap抓的数据,我也怀疑是喔那些输出脚干扰到JTAG口!

用signaltap抓拍个截图看看

截图没有意义,反正就是不是我想要的数据,现在可以基本确定是JTAG口受到了干扰,我以一个16位的计数器输出到这些引脚,用示波器从低位测到高位,频率逐个减半,是正常的,但此时SignalTap抓到的数据任然是不正常的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top