为什么不上电路板综合也可以做时序分析时序约束？有意义吗？

时间：10-02 整理：3721RD 点击：

不好意思我对时序约束理解的不是很深刻。
时序约束是说通过附加约束条件可以使综合布线工具调整映射和布局布线过程，使设计达到时序要求。但是我用timequest不上电路板也能进行时序约束分析。不上板子的时序约束和上板子之后的有区别吗?还是说时序约束只是我们人为根据硬件条件来计算约束条件添加之后进行分析。我的理解是不是有错误，应该如何理解呀。

你在时序分析时，不还是添加了相关约束
这个只能作为参考，主要用来查看代码中比较离谱的部分，比如：组合反馈

FPGA的生产商都有自己的生产工艺，对于自己的FPGA内部的结构都有一个基于实验的分析结果，比如从逻辑单元A到逻辑单元B之间路径延迟是T，这些基于数据分析的结果用于仿真当中，可以实现一定的参考价值。但是由于硬件环境的不同，这些仿真的结果会与实际结果有些偏差，所以时序约束有一定的参考价值，但是也不可作为全部的分析手段。

如果我直接用逻辑分析仪比如signaltap来观察波形所实现的逻辑功能和我所希望的逻辑一致，是否我就不需要去做时序约束分析这样的工作了呢?

时序分析是在时序有要求是才进行的，没有要求或约束时是没必要做的，做了也没有意义

上一篇：请教Quartus的安装问题
下一篇：makefile看不懂，求指教

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类