微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于使用DPRAM IP 和 仿真综合的一些问题 求高人指导

关于使用DPRAM IP 和 仿真综合的一些问题 求高人指导

时间:10-02 整理:3721RD 点击:
小弟在调用ALTERA IP的True-dpram的时候遇到一些问题,在给读时钟和地址的时候,数据输出为高阻态,期间没有进行写操作,调用的这个DPRAM是读写地址共用的一个地址,想请问下这个问题出在哪里。
    小弟在自己写DPRAM的时候还碰到1个问题,综合的时候由于使用过多LE而不能通过,但是片上的M9K都没使用,因此通过对
         reg [31:0] ram[1023:0 ]  /* synthesis syn_ramstyle = "M9K" */;进行综合说明,希望调用片内的M9K,综合仿真设置为默认状态,speed, balance, area,3种状态下都试过了,但是貌似这个综合说明语句没有任何作用,想请问下高手,怎么要才能调用M9K来减少LE的过多使用,不甚感激啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top