微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何进行版图的功耗分析?

如何进行版图的功耗分析?

时间:10-02 整理:3721RD 点击:
现有画好的版图,如何对其进行功耗分析?大致的流程是怎样的?我知道功耗分析分动态和静态分析,动态分析该怎么分析?静态分析该怎么分析?

同问,有人知道么

要看你的版图是定制版图,还是后端工具+标准单元库生成的版图
标准单元版图->提取寄生参数->verilog后仿真(带寄生参数)(->生成带延时的波形文件)->功耗分析工具例如PTPX->功耗
在功耗分析工具里面有选项,可以选择静态或者动态
静态指的是不输入波形文件,也就是不考虑实际的pattern,直接通过工具估算各个节点的翻转率(概率传导),你可以自己指定整个模块输入节点的翻转率。如果带波形文件,则是动态功耗分析。也就是使用实际波形来得到翻转率和翻转时间。这样更精确,但是要覆盖所有的典型工作情况,尤其是不同的输入pattern带来的影响需要很长时间。
定制版图->提取寄生参数->SPICE->电流x电压=功耗
这种情况肯定就是动态功耗评估了,因为必须给激励才能跑SPICE

楼上不错



   o ...有个大概的了解了。谢谢,要是还有不懂的,再来麻烦你哈~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top